第四章 中央处理器

4.2 CPU相关基本概念

中国大学MOOC
中国大学MOOC搜索：计组期末突击

4.2 CPU相关基本概念

本小节知识点分析

知识点	主要内容	难度	考频	常见题型	复习要点
1．CPU的功能和组成	1-1 CPU的组成	★★		选择、填空、简答	了解概念，加强记忆，注意选择填空及简单题
	1-2 CPU的功能				
	1-3．控制器的功能和组成				
2．时序系统	2-1 时序部件	★★★		选择、填空、判断	了解概念，后续知识的基础
	2-2 多级时序	★★★	高频		重点，各种时间单位之间的关系
	2-3 控制方式	★★★			了解概念， 至多一道选择填空题
3．指令执行过程与数据通路	3-1 指令执行过程	★★★★		选择、填空、设计	**重点之重点：根据具体的数据通路确定指令的执行过程（微操作级别）**
	3-2 数据通路与信息流	★★★★	必考		
4．本小节综合题目		★★★★	必考		

4.2 CPU相关基本概念

1. CPU的功能和组成

本知识点主要讲解：

- CPU的组成
  - 运算器
  - 控制器
- CPU中主要寄存器
  - 通用寄存器
  - 标志寄存器
  - 程序计数器
  - 指令寄存器
  - 存储器地址寄存器
  - 存储器数据寄存器

记住名称和功能，注意简单题

- CPU的功能
  - 指令控制
  - 操作控制
  - 时间控制
  - 数据加工
  - 中断控制

理解概念，注意简答题

中国大学MOOC

4.2 CPU相关基本概念

1. CPU的功能和组成

1-1 CPU的组成和功能

- 中央处理器简称CPU, 主要包括:
  - 运算器：完成算术运算和逻辑运算
  - 控制器：控制、指挥程序和数据的输入、运行以及处理运算结果



4.2 CPU相关基本概念

1. CPU的功能和组成

1-1 CPU的组成

通用寄存器和标志寄存器属于运算器，其它属于控制器

- CPU中主要的寄存器
  - 通用寄存器（组）：可由程序员指定其功能，可以用来存放操作数和地址
  - 标志寄存器：用于保存状态标志（condition code）的寄存器
  - 程序计数器（PC）：存放下一条要执行的指令在内存中的地址
  - 指令寄存器（IR）：用来存放当前正在执行的指令
  - 存储器地址寄存器（MAR）：用来存放将被访问的内存单元的地址
  - 存储器数据寄存器（MDR）：用来存放CPU和存储器进行交换的数据

用户可见

用户不可见

记住每个寄存器的名称和功能，注意简答题

4.2 CPU相关基本概念

1. CPU的功能和组成

1-2 CPU的功能

- 指令控制：保证机器按规定的顺序执行指令
- 操作控制：一条指令的功能往往是由若干个操作的组合来实现的，因此CPU必须管理这些操作，并产生完成这些操作所需的控制信号
- 时间控制：对各种操作实施时间上的控制
- 数据加工：对数据进行算术运算和逻辑运算处理。完成数据的加工处理，这是CPU的根本的任务
- 中断控制：对计算机运行过程中出现的异常情况和特殊请求进行处理

深刻理解， 注意简答题

中国大学MOOC

4.2 CPU相关基本概念

1. CPU的功能和组成

1-3 控制器的组成和功能

- 指令部件：主要完成取指令并执行指令
- 时序部件：产生一定的时序信号，保证机器的各个功能部件有节奏的进行信息传送、加工和信息存储
- 微操作信号发生器：根据指令操作码的译码和时序信号，产生各种微操作控制信号
- 中断逻辑控制：对中断进行处理



4.2 CPU相关基本概念

愿望实现

人的愿望

大脑发出指令 → 神经信号 → 肌肉血管 → 骨骼肢体 → 动作完成

机器的功能

从内存取指令 → 控制信号 → 总线 → 功能部件 → 动作完成

功能实现

重要步骤：1. 取出指令

2. 分析指令执行所需要的控制信号，并确定顺序

3. 功能部件在正确信号的控制下产生正确的动作，功能实现

4.2 CPU相关基本概念

1. CPU的功能和组成

1-3 控制器的组成和功能

- 控制器的主要功能

控制器主要控制指令的执行， 负责协调并控制计算机各部件执行程序的指令序列， 基本功能是取指令、分析指令和执行指令

- 从主存中取出一条指令，并指出下一条指令在主存中的位置
- 对指令进行译码或测试， 产生相应的操作控制信号， 以便启动规定的动作
- 指挥并控制CPU、主存、输入和输出设备之间的数据流动方向

需要注意：所有的操作控制信号都必须和时钟进行配合

4.2 CPU相关基本概念

1. CPU的功能和组成

相关题目

1. 对按字寻址的机器，程序计数器和指令寄存器的位数各取决于（ B ）。

A. 机器字长、存储器的字数
B. 存储器的字数、指令字长
C. 指令字长、机器字长
D. 地址总线宽度、存储器的字数

程序计数器中存放的是地址， 所以和地址总线宽度、存储器的字数有关， 指令寄存器中存放的是指令， 所以和指令字长有关

2. 关于通用寄存器，下列说法正确的是（ D ）。

A. 可存放指令的寄存器
B. 可存放程序状态字的寄存器
C. 本身具有计数逻辑与移位逻辑的计算器
D. 可存放运算结果的寄存器

存放指令的寄存器是IR， 存放程序状态字的寄存器是PSW， 通用寄存器不一定具有计数和移位功能

中国大学MOOC

4.2 CPU相关基本概念

1. CPU的功能和组成

相关题目

3. 控制器的全部功能是（ C ）。

A. 产生时序信号

B. 从主存中取出指令并完成指令操作码译码

C. 从主存中取出指令、分析指令并产生有关的操作控制信号

控制器的功能包括指令控制、操作控制、时间控制和中断控制， 最基本的功能就是控制指令的执行， 而指令的执行包括取指、分析和执行三个阶段， 每个阶段都需要产生不同的操作控制信号

4. 间址周期结束时，CPU内寄存器MDR中的内容是（ B ）。

A. 指令　　B. 操作数地址

C. 操作数　　D. 无法确定

按照间址寻址方式的定义， 间址周期就是计算操作数地址的周期， 因此MDR中存放的是操作数的地址

4.2 CPU相关基本概念

1. CPU的功能和组成

相关题目

6. 以下关于计算系统的概念中， 正确的是（ **A** ）。① CPU不包含地址译码器； ② CPU的程序计数器中存放的是操作数地址； ③ CPU中决定指令执行顺序的是程序计数器；④ CPU的状态寄存器对用户是完全透明的。

A. ①③ B. ③④ C. ②③④ D. ①③④

地址译码器通常在存储器中；程序计数器存放的下一条指令在存储器中的地址， 决定了程序执行顺序；状态寄存器是用户可见的， 不透明

7. 某计算机的储存空间为4GB。字长为32位。按字节编址，采用32位字长指令字格式。若指令按字边界对齐存放。则程序计数器PC和指令寄存器IR的位数至少分别是（ **B** ）。

A. 30、30 B. 30 、 32

C. 32 、 30 D. 32 、 32

解： 储存空间为4GB，

指令字长32位，所以一条指令占4个字节

$$\frac{4GB}{4B} = 1GB = 2^{30}$$

说明最多可以有指令条数2^{30}，PC的位数30位

采用32位字长指令字格式， IR的位数32位

4.2 CPU相关基本概念

2. 时序系统

本知识点主要讲解：

- 时序部件的组成
- 多级时序 —— 指令周期、机器周期、时钟周期、节拍、脉冲定义与相互关系

深刻理解，为后续知识做准备

- 控制方式
  - 同步控制方式
  - 异步控制方式
  - 联合控制方式

深刻理解概念， 注意选择填空题

中国大学MOOC

4.2 CPU相关基本概念

2. 时序系统

2-1 时序部件的组成



时序信号产生器

4.2 CPU相关基本概念

2. 时序系统

2-2 多级时序

- CPU的主频：时钟信号的频率
- 时钟周期：CPU主频的倒数
- 每个节拍的宽度正好等于一个时钟周期
- 一个机器周期中包含若干个时钟周期，或者若干个节拍



在每个节拍内可以完成一个或几个可以同时执行的操作

一个机器周期中包含了4个节拍T_0，T_1，T_2，T_3

4.2 CPU相关基本概念

2. 时序系统

2-2 多级时序

- 指令周期：CPU从主存中取出并执行一条指令的时间
- 一个指令周期包含若干个机器周期（也称CPU周期）
- 每个指令周期内的机器周期可以不等， 每个机器周期内的节拍数也可以不等



定长的机器周期



不定长的机器周期

4.2 CPU相关基本概念

2. 时序系统

2-3 控制方式

- 同步控制方式：固定时序控制方式，各项操作由统一的时序信号控制
- 异步控制方式：可变时序控制方式，各项操作不采用统一的时序控制信号

一般用于速度差异比较大的设备之间，例如主机于I/O间的传送控制

- 联合控制方式：是同步控制和异步控制结合的方式

通常在CPU内部采用同步方式，CPU通过总线访问主存或者外设时采用异步控制方式

中国大学MOOC

4.2 CPU相关基本概念

2. 时序系统

相关题目

1. 计算机执行乘法指令时，由于其操作复杂，通常采用（ C ）控制方式。

A. 异步控制　B. 延长机器周期内的节拍数

C. 中央控制与局部控制相结合

D. 同步控制与异步控制相结合

2. 下列有关处理器时钟脉冲信号的叙述中，错误的是（ D ）。

A. 时钟脉冲信号由机器脉冲源发出的脉冲信号经整形和分频后形成

B. 时钟脉冲信号的宽度称为时钟周期，时钟周期的倒数为机器主频

C. 时钟周期以相邻状态单元间组合逻辑电路的最大延迟为基准确定

D. 处理器总是在每来一个时钟脉冲信号时就开始执行一条新的指令

中国大学MOOC

4.2 CPU相关基本概念

3. 指令执行过程与数据通路

三高考点

本知识点主要讲解：

- 指令的执行
  - 取指
  - 分析
  - 执行

  必须掌握每个阶段需要完成的功能和操作

- 数据通路 → 根据具体的数据通路确定指令的执行过程（微操作级别） → 绘制指令执行流程图

既是4.3的基础， 也是独立的出题点， 综合设计题的概率较高

中国大学MOOC

4.2 CPU相关基本概念

3. 指令执行过程与数据通路

3-1 指令执行过程

- 一条指令的执行包括取指、分析和执行三个阶段



4.2 CPU相关基本概念

3. 指令执行过程与数据通路

3-1 指令执行过程

- 取指周期：按PC的内容取出指令， 并将PC内容递增
  - 确定指令所在的存储单元并取出指令
  - 形成下一条要执行的指令的地址
    - ① ② ③ $PC \rightarrow MAR \rightarrow$地址总线$\rightarrow$主存
    - ④ ⑤ CU发出读命令$\rightarrow$控制总线$\rightarrow$主存
    - ⑥ ⑦ ⑧ 主存$\rightarrow$数据总线$\rightarrow MDR \rightarrow IR$
    - CU发出控制信号$\rightarrow$⑨PC内容加1



这是一个公操作，对所有指令都一样

烂熟于心

4.2 CPU相关基本概念

3. 指令执行过程与数据通路

3-1 指令执行过程

- 取操作数周期：按照寻址方式计算操作数的有效地址
- $Ad(IR)$(或MAR) ①→MAR ②→地址总线③→主存
- CU发出读命令④→控制总线⑤→主存
- 主存⑥→数据总线⑦→MDR



4.2 CPU相关基本概念

3. 指令执行过程与数据通路

3-2 数据通路与信息流

- 数据通路：数据在功能部件之间传送的路径
  - 单总线结构：将所有部件的输入端和输出端都连接在一条公共通路上
  - 双总线结构：将所有部件的输入端和输出端连接到两条公共通路上
  - 三总线结构：将所有部件的输入端和输出端连接到多条公共通路上

一次只能传送一个数据

数据的传送可以同时进行







4.2 CPU相关基本概念

3. 指令执行过程与数据通路

3-2 数据通路与信息流

本内容是设计题的高频出题点

- 根据具体的数据通路确定指令的执行过程（微操作级别）

- 注意数据的流动方向、控制线的方向， 即注意所有线条的箭头
- 注意每个功能部件的所有操作控制信号
- 准确分析指令每一个CPU周期中执行的操作及其控制信号，安排微操作节拍时必须注意微操作的先后顺序
- 微操作节拍的安排：
  - 凡是被控制对象不同的微操作，若能在一个节拍内执行， 应尽可能安排在同一个节拍内，以节省时间
  - 如果微操作所占的时间不长，应尽力安排在一个节拍内完成
  - 在一个节拍，总线上只能有一个数据

4.2 CPU相关基本概念

3. 指令执行过程与数据通路

3-2 数据通路与信息流



- 主存与CPU之间的数据传送
- *CPU*从主存读取指令

T_0

- PC →内部总线→MAR，（PC_{OUT},MAR_{in}）
- 读内存，（$MemR$）

T_1

- 主存→MDR，（MDR_{in} ）
- MDR →内部总线→IR，（ MDR_{out},IR_{in} ）

4.2 CPU相关基本概念

3. 指令执行过程与数据通路

3-2 数据通路与信息流



- 寄存器之间的数据传送
  - 把R_0的内容送到R_1
    - R_0→内部总线（R_{0out}）
    - 内部总线→R_1（R_{1in}）

T_0

4.2 CPU相关基本概念

3. 指令执行过程与数据通路

3-2 数据通路与信息流



- 执行算术或逻辑运算
  - 累加器AC 的内容和指令中操作数相加

T_0
- $Ad(IR)$→内部总线→MAR（MAR_{IN}）
- 读内存，（$MemR$）

T_1
- 主存→ MDR，（MDR_{in}）
- MDR →内部总线→A，（MDR_{out}，A_{in}）

T_2
- AC →ALU，(AC_{out})

T_3
- 执行加法→AC, (ADD,AC_{in})

4.2 CPU相关基本概念

3. 指令执行过程与数据通路

3-3 指令执行流程（微操作信号级）

- 用方框图语言表示指令周期
- 公操作用“~”表示， 指一条指令执行完毕后， 开始的一系列公共操作
- *CPU*周期：用“方框”表示，方框中的内容表示数据通路的操作或某种控制操作
- 判别或测试：用“菱形框”表示，依附于紧接着它的前面的一个方框

中国大学MOOC

4.2 CPU相关基本概念

3. 指令执行过程与数据通路

3-3 指令执行流程（微操作信号级）

举例： 一数据通路如图

指令ADD R2,R0　　指令SUB R1,R3





微操作信号的分析以及指令流程图是4.3小节的基础

4.2 CPU相关基本概念

4. 本小节综合题目

类型一：基本概念

1. 下列关于数据通路的叙述中，错误的是（ C ）。
   A. 数据通路包含ALU等组合逻辑（操作）元件
   B. 数据通路包含寄存器等时序逻辑（状态）元件
   C. 数据通路包含用于异常事件检测及响应的电路
   D. 数据通路中的数据流动路径由控制信号进行控制

数据通路也可以理解为是计算机内部的结构图，是数据流经过的路径， 因此不包括异常事件检测及响应的电路

2. 在单总线的CPU中，（ D ）。
   A. ALU的两个输入端及输出端都可与总线相连
   B. ALU的两个输入端可与总线相连，但输出端需通过暂存器与总线相连
   C. ALU的一个输入端可与总线相连，其输出端也可与总线相连
   D. ALU只能有一个输入端可与总线相连，另一输入端需通过暂存器与总线相连

ALU有两个输入端，1个输出端， 它们都需要连接总线，但是如果是单总线结构，就只能有一个和总线直连， 其它两个就必须要通过暂存器进行连接。

4.2 CPU相关基本概念

4. 本小节综合题目

类型一：基本概念

3. 下列说法中， 正确的是（ C ）。

A. 加法指令的执行周期一定要访存

B. 加法指令的执行周期一定不要访存

C. 指令的地址码给出存储器地址的加法指令，在执行周期一定要访存

D. 指令的地址码给出存储器地址的加法指令，在执行周期一定不需要访存

在一个指令的执行周期是否需要访存， 需要看指令的目标操作数的地址，如果目标操作数的地址在内存中， 就一定要访存，否则， 则不需要

4. 某指令功能为$R[r2] \leftarrow R[r1] + M[R[r0]]$，其两个源操作数分别采用寄存器、寄存器间接寻址方式，对于下列给定部件， 该指令在取数及执行过程中需要用到的是（ ）。

①通用寄存器组 ②算术逻辑单元

③存储器 ④指令译码器

这条指令的功能是加法， 其中一个源操作数为寄存器寻址，另一个源操作数是寄存器间接寻址，目标操作数是寄存器寻址， 所以在整个指令的执行过程作用， 四个选项都要用到， 但是如果在取数和执行阶段，则指令译码器用不到

4.2 CPU相关基本概念

4. 本小节综合题目

类型一：基本概念

5. 设相对寻址的转移指令占$3B$，第一字节为操作码，第二、三字节为相对位移量（补码表示），而且数据在存储器中采用以低字节为字地址的存放方式。每当CPU从存储器取出一字节时，即自动完成$(PC)+1\rightarrow PC$。若PC的当前值为240（十进制），要求转移到290（十进制），则转移指令的第二、三字节的机器代码是（ **D** ）；若PC的当前值为240（十进制），要求转移到 200（十进制），则转移指令的第二、三字节的机器代码是(**C** ）。

A. $2FH,FFH$　B. $D5H,00H$

C. $D5H,FFH$　D. $2FH,00H$

解： 当前PC的值是240，要求转移到290

在$(PC)+1\rightarrow PC$中，这里的1表示的一条指令占用的所有存储单元数， 就是3

取指结束后， $(PC)=243$

偏移量$=290-243=47$　转换成补码是$2FH$

因为相对位移量占两个字节， 需要把2F 扩展为2个字节，因为是正数，所以需要补零, 002FH

采用以低字节为字地址的存放方式，小端方式

所以第二个字节存放2FH， 第三个字节存放00H， 选D

如果从240转移到200， 取指结束后， $(PC)=243$

偏移量$=200-243=-43$　转换成补码是到$D5H$

因为是负的，在进行扩展的时候补1，$FFD5H$

所以第二个字节存放D5H， 第三个字节存放FFH. 第二空格填写选项C

4.2 CPU相关基本概念

4. 本小节的综合题目

类型二：数据通路的设计

1. 下图是一个简化的CPU 与主存连接结构示意图（图中省略了所有的多路选择器）。其中有一个累加寄存器（ACC)、一个状态数据寄存器和其他4个寄存器：主存地址寄存器（MAR）、主存数据寄存器（MDR）、程序寄存器（PC）和指令寄存器（IR），各元件及其之间的连线表示数据通路，箭头表示信息传递方向。



（1）请写出图中a、b、c、d四个寄存器的名称

解： （1）a是MDR，b是IR， c是MAR，d是PC

4.2 CPU相关基本概念

4. 本小节的综合题目

类型二：数据通路的设计

1. 下图是一个简化的CPU 与主存连接结构示意图（图中省略了所有的多路选择器）。其中有一个累加寄存器（ACC)、一个状态数据寄存器和其他4个寄存器：主存地址寄存器（MAR）、主存数据寄存器（MDR）、程序寄存器（PC）和指令寄存器（IR），各元件及其之间的连线表示数据通路，箭头表示信息传递方向。



（2）简述图中取指令的数据通路

解：（2）取指令的数据通路：

$$PC \rightarrow MAR \rightarrow 主存 \rightarrow MDR \rightarrow IR$$

4.2 CPU相关基本概念

4. 本小节的综合题目

类型二：数据通路的设计

1. 下图是一个简化的CPU 与主存连接结构示意图（图中省略了所有的多路选择器）。其中有一个累加寄存器（ACC)、一个状态数据寄存器和其他4个寄存器：主存地址寄存器（MAR）、主存数据寄存器（MDR）、程序寄存器（PC）和指令寄存器（IR），各元件及其之间的连线表示数据通路，箭头表示信息传递方向。



（3）简述数据在运算器和主存之间进行存/取访问的数据通路（假设地址已在MAR中）。

解：（3）运算器与主存之间的存/取访问的数据通路：

读：主存 $\rightarrow MDR \rightarrow ALU \rightarrow ACC$

写：$ACC \rightarrow MDR \rightarrow$ 主存

4.2 CPU相关基本概念

4. 本小节的综合题目

类型二：数据通路的设计

1. 下图是一个简化的CPU 与主存连接结构示意图（图中省略了所有的多路选择器）。其中有一个累加寄存器（ACC)、一个状态数据寄存器和其他4个寄存器：主存地址寄存器（MAR）、主存数据寄存器（MDR）、程序寄存器（PC）和指令寄存器（IR），各元件及其之间的连线表示数据通路，箭头表示信息传递方向。



（4）简述完成指令$LDAX$的数据通路（X为主存地址，LDA的功能为（X）$\rightarrow ACC$）。

解：（4）指令LDA X的数据通路：

$$X \rightarrow MAR \rightarrow \text{主存} \rightarrow MDR \rightarrow ALU \rightarrow ACC$$

4.2 CPU相关基本概念

4. 本小节的综合题目

类型二：数据通路的设计

1. 下图是一个简化的CPU 与主存连接结构示意图（图中省略了所有的多路选择器）。其中有一个累加寄存器（ACC)、一个状态数据寄存器和其他4个寄存器：主存地址寄存器（MAR）、主存数据寄存器（MDR）、程序寄存器（PC）和指令寄存器（IR），各元件及其之间的连线表示数据通路，箭头表示信息传递方向。



（5）简述完成指令$ADDY$的数据通路（Y为主存地址，ADD的功能为（ACC）＋（Y）$\rightarrow ACC$)。

解： （5）指令ADD Y的数据通路：

$Y \rightarrow MAR \rightarrow$ 主存 $\rightarrow MDR$　　$ALU \rightarrow ACC$

4.2 CPU相关基本概念

4. 本小节的综合题目

类型二：数据通路的设计

1. 下图是一个简化的CPU 与主存连接结构示意图（图中省略了所有的多路选择器）。其中有一个累加寄存器（ACC)、一个状态数据寄存器和其他4个寄存器：主存地址寄存器（MAR）、主存数据寄存器（MDR）、程序寄存器（PC）和指令寄存器（IR），各元件及其之间的连线表示数据通路，箭头表示信息传递方向。



（6）简述完成指令STA Z的数据通路（Z为主存地址，STA的功能为（ACC）$\rightarrow Z$。

解： （6）指令STA Z的数据通路：

$$Z \rightarrow MAR, ACC \rightarrow MDR \rightarrow \text{主存}$$

4.2 CPU相关基本概念

4. 本小节的综合题目

类型二：数据通路的设计

解题方法:

- 要对计算机中主要的组成部件以及主要寄存器非常熟悉，特别是每类寄存器的作用以及通常放置的位置
- 要特别注意各个器件之间的连线，以及连线的方向，数据线是双向的，地址线是单项的， 由CPU发出，控制线是单项的
- 具体来说， MAR存放的是存储地址， 必须和地址线以及存储器相连； MDR存放的是数据，必须和数据线以及存储器相连； PC存放的是地址， 一般和MAR相连；IR存放的是指令， 一般和MDR相连； 累加器ACC以及PSW应在存储器中

4.2 CPU相关基本概念

4. 本小节的综合题目

类型三：按照给定的数据通路，分析指令的执行过程并绘制指令流程图

2. 某CPU的数据通路图如下图所示。其中，$R0 \sim R3$为通用寄存器，PSW为状态寄存器，$D-Cache$为数据存储器，$I-Cache$为指令存储器，单线箭头信号均为微操作控制信号（电位或脉冲），如LR_0表示读R_0的控制信号。一个CPU周期含4个时钟周期$T_1 \sim T_4$

指令$LDA\ (R_3), R_0$的功能是：以寄存器R_3的内容为数存单元地址，读出数存中该存储单元的数据送至寄存器R_0。

指令$STO\ R_1, (R_2)$的功能是：以寄存器R_1的数据写到以（R_2）为地址的数存单元中。

请写出上述两条指令的指令周期流程图



图 1　CPU 的数据通路

4.2 CPU相关基本概念

4. 本小节的综合题目

类型三：按照给定的数据通路，分析指令的执行过程并绘制指令流程图

$PC \rightarrow ICache \rightarrow IBUS \rightarrow IR$

$PC + 1 \rightarrow PC$

$IR/\overline{W} = 1$

$SIR(T_3)$ $PC + 1(T_4$

译码

$LDA\ (R_3), R_0$

$R_3 \rightarrow DBUS \rightarrow AR$ LR_3 C_2 $SAR(T_4)$

$DCache \rightarrow DBUS \rightarrow DR \rightarrow R_0$

$DR/\overline{W} = 1$ $SDR(T_3)$ $SR_0(T_4)$

$STO\ R_1, (R_2)$

$R_2 \rightarrow DBUS \rightarrow AR$ LR_2 C_2 $SAR(T_4)$

$R_1 \rightarrow DBUS \rightarrow DR$ LR_1 C_2 $SDR(T_3)$ $DR/\overline{W} = 0$



4.2 CPU相关基本概念

4. 本小节的综合题目

类型三：按照给定的数据通路，分析指令的执行过程并绘制指令流程图

解题方法:

- 认真读图，依然是特别注意各个器件之间的连线
- 牢记指令的执行过程：取指、分析、执行
- 注意微操作、微命令的顺序及节拍安排
- 特别注意寻址方式

特别注意：这个类型的题目，是4.3小节控制器设计的基础， 因此经常和控制器的设计联合成为综合设计题

中国大学MOOC

4.2 CPU相关基本概念

本小节需要掌握的内容

- CPU的组成与功能 → **掌握概念，注意简答题**
- 多级时序 → **掌握指令周期、机器周期、时钟周期、节拍和脉冲的关系**
- 数据通路 → **数据通路的设计、按数据通路分析指令流程**

重点是数据通路的设计与指令流程的分析，综合性设计题的出题点

中国大学MOOC

本课时结束 记得复习哦

中国大学MOOC
中国大学MOOC搜索：计组期末突击

4.2 CPU相关基本概念

2. 多级时序系统

2-1 时钟周期、节拍和脉冲



中国大学MOOC

4.2 CPU相关基本概念

3. 指令执行过程与数据通路

3-3 指令执行流程（微操作信号级）

举例：




存储器（M）
MemR
MemW
Data
Addr
CB
DB
AB
MAR
MAR_in
MDR_in
MDR
MDR_out
内部总线
R_0out
R_0in
R_0
R_1out
R_1in
R_1
A_in
A
ADD
ALU
AC_in
AC
AC_out
PC_out
PC
PC_in
PC+1
IR
IR_in
至指令译码部件
控制流
数据流
地址流
1：信号有效
0：信号无效